行业动态

钴在半导体芯片材料中的应用
发布时间:2020-06-30 09:55:20| 浏览次数:

近几日赣锋锂业与腾远钴业的新闻备受行业关注,腾远超过40亿的估值也让大家充分认识到了钴的价值之大,格派作为钴综合冶炼加工厂商也备受鼓舞。


钴,大家都不陌生,原子序数27, 熔点1495℃,沸点2870℃,有延展性和铁磁性,耐高温、耐腐蚀。钴作为一种非常稀缺的小金属资源,素有“工业味精”和“工业牙齿”之称,被广泛用于航空航天、机械制造、电气电子、化学、陶瓷等工业领域,是制造高温合金、硬质合金、陶瓷颜料、催化剂、电池的重要原料之一。


钴在半导体芯片高端材料中也有重要作用!


早在2014年,美国应用材料公司推出Applied Endura® Volta™ CVD Cobalt 系统,是一款在逻辑芯片铜互连工艺中能够通过化学气相沉积实现钴薄膜的系统。钴薄膜在铜工艺有两种应用,平整衬垫(Liner)与选择性覆盖层(Capping Layer),将铜互连的可靠性提高了一个数量级。钴在这一方面的应用改变了铜互连技术材料,克服了芯片要求多个晶体管线路下铜线的良率极限,将铜互连技术推进到28纳米及以下。


当今时代,移动应用等推动下的半导体和芯片拥有强势的发展趋势,而芯片制造商需要继续在芯片中添加更小,更快的晶体管,以保持摩尔定律的步伐,从而带动铜线的规模急剧扩大,密度增加。如今,先进的芯片可以在15平方英寸的28nm芯片布局中嵌入多达15层铜金属化层和7英里以上的布线,而这种距离只会随着晶体管密度的增加和金属含量的增加而增加。在这些尺寸下,要在构成器件电路的100%的沟槽和过孔中实现完美的铜填充变得异常困难。其他性能下降的影响,例如电迁移,这可能会导致铜的运动,从而在布线中留下空隙,这也变得更加棘手。最小的缺陷可以杀死设备。在这些条件下,互连性能和可靠性开始受到损害。对于芯片制造商而言,这意味着良率问题。对于消费者而言,这意味着他们所依赖的移动设备可能会发生故障或无法正常运行。


基于Endura Volta CVD系统的钴工艺包括两个主要的工艺步骤。第一步是沉积一层平整的薄钴衬垫膜,相对于典型的铜互连工艺,钴的应用可为有限的互连区域填充铜提供更大的空间。这一步骤通过在同一平台,超高真空下整合预清洗(Pre-clean)/ 阻挡层(, PVD Barrier)/ 钴衬垫层(CVD Liner)/ 铜种子层(Cu Seed)制程,以改进器件的性能与良率。


第二个步骤在铜化学机械研磨(Cu CMP)之后,沉积一层选择性CVD 钴覆盖膜,改善接触界面,进而提高器件的可靠性,可达到80倍。



更多钴在半导体芯片材料中的应用,可查阅文献,链接如下http://www.cnki.com.cn/Article/CJFDTotal-JCDL201406011.htm


 
 
 上一篇:电动车市场容得下“有钴”和“无钴”的各种电池
 下一篇:马斯克呼吁镍矿增产:巨额合同等着你们 产业链闻风而动